马斯克听到徐申学这话，又看了看自家的自研算力芯片，然后就叹气了。

他的芯片工程师给他设计的自研芯片，整套系统采用双芯片，但是总算力设计才144tops……但是明年人家智云半导体就要推出来单枚芯片60tops的px3芯片了，多枚芯片并联的话，可以轻松达到180tops乃至240tops。这是因为智云半导体的算力芯片还有一个重要特征就是：芯片的通信速度都非常大，同时还有着专属的开发生态支持可以进行多枚芯片的并联。

其他的弄个两枚芯片居多，但是智云半导体的机载算力芯片动不动就是四枚，六枚甚至十枚以上。

这样虽然成本更高，但是却可以带来更大的总算力。

这也是为什么智云半导体卖的并不是单独一个px芯片，而是一个px算力平台的缘故。

当然，就算是单枚的算力，其他厂商也比不过智云半导体啊！

其他半导体厂商都在玩几十亿个晶体管数量的时候，智云半导体都开始玩两百多个晶体管了……尽管晶体管数量更多，芯片面积也更大，最终导致制造成本更高。

但是和算力的提升比起来，这些成本提升的代价都是可以接受的。

此外，如何在一枚芯片里堆积更多的晶体管数量，这也是芯片设计领域里的一大学问，很难搞的。

然后到了制造领域，这又会拉开一定差距！

台积电那边现在有十纳米工艺和十六纳米工艺，十纳米工艺这种顶级工艺先不去说，反正也不是给什么车规级芯片用的，那都是给手机soc，服务器gpu这种顶级工业品使用的。

就算比，台积电的十纳米工艺的晶体管数量上也不如智云微电子的十纳米工艺。

且说十六纳米工艺，他们的十六纳米工艺本身就比智云微电子的十四纳米工艺低一截。

后续他们的基于十六纳米工艺改进的工艺，也比不过智云微电子的十二纳米工艺。

制造工艺上的差距，最终就会导致芯片性能上的差距。

最近几年智云集团的s系列手机的强悍性能，相当多一部分原因，都是建立在s系列芯片的强悍上的，而s系列芯片的强悍，一方面是建立在自家的顶级芯片设计能力，另外一方面就是建立在领先同行的芯片制造实力上的。

车规级芯片上也同样如此，eyq3这种基于十二纳米工艺，晶体管数量超过两百亿的芯片，对于其他公司而言，设计是一个巨大的难题，就算设计出来了想要生产也是一个巨大的麻烦。

而

本章未完，请点击下一页继续阅读！ 第4页 / 共6页